Содержание: Способы построения аналоговых перемножителей

1, имеем: , , тогда , где k – коэффициент, обусловленный особенностями работы логарифматора; – конечный коэффициент, вносимый логарифматорами и антилогарифматором
Очевидно, что эту схему в ограниченном диапазоне напряжений можно использовать как делитель напряжения
Простейший АП на основе дифференциального каскада По своему действию дифференциальный каскад на транзисторах VT1 и VT2 (рис
1 Схемотехнические способы снижения погрешности перемножения Источниками погрешности перемножения в четырехквадрантном АП (рис
1 Использование отрицательной обратной связи Функциональная схема ПНТ, использующая отрицательную обратную связь (ООС) для снижения влияния rЭ, приведена на рисунке 2
2 Использование принципов компенсации нелинейности Основная погрешность линейности преобразования рассмотренного ПНТ обусловлена существенной режимной зависимостью rE от тока эмиттера
С помощью делителей тока ДТ часть тока IX ответвляется в транзисторы VT3 и VT4 и с соответствующим знаком суммируется с выходным током ПНТ
Если вместо делителя тока в схеме ПНТ использовать ответвитель тока (рис
Поскольку приращение тока через резистор RX обусловлено приращением тока через транзистор VT7 или VT9, то пропорциональное приращение тока возникает и в транзисторах VT15, VT16
3а), так как результирующее приращение тока через резистор R1 возникает как за счет верхнего, так и за счет нижнего плеча моста, которые имеют противоположные знаки
С ростом тока в одном из плеч дифференциального повторителя тока растет напряжение база-эмиттер входного транзистора, например VT13
1) где IX1=IX0 +IX ; IX2=IX0 -IX ; IY1=IY0 - IY; IY2=IY0 -IY; IX, IY – соответствующие приращения токов относительно статических токов IX0 и IY0
Для снижения погрешности за счет объемных сопротивлений баз транзисторов выполнено соответствующее масштабирование площадей транзисторов множительного ядра и логарифмирующих диодов
Амплитудно-частотная и фазочастотная характеристики низковольтного АП Принципиальная электрическая схема низковольтного АП на основе элементной базы АБМК НПО «Интеграл» приведена на рисунке 5
На один из входов, например Y, подавалось постоянное напряжение, а на вход X – изменяющееся в заданном диапазоне
Логарифмические АЧХ (1) и ФЧХ (2) линеаризованного смесителя Отклонение от линейности линеаризованного смесителя не превышает 0,7 % при входном напряжении 100 мВ
В этом случае должны быть использованы транзисторы p-n-p-типа, а их свойства на порядок хуже, чем свойства транзисторов SiGe n-p-n-типа
с англ
13
Printed in U